AI 服务器时钟芯片：时钟发生器与缓冲器选型

服务器高速链路都依赖时钟：PCIe、以太网、DDR 各有频率域，时钟芯片的抖动直接决定误码率。AI 服务器时钟通道多，缓冲器用量大。

发布于 2026-09-27 · 华芯购 行业知识库

一、时钟芯片角色

时钟发生器从单一晶振源产生多路时钟，缓冲器把一路时钟复制成多路（低抖动扇出）。PCIe Refclk 100MHz、以太网 156.25MHz、DDR 由 PLL 内部生成。

二、选型参数

输出频率与路数、相位抖动（ps 级）、供电电压与封装；PCIe Gen5 对 Refclk 抖动要求严格，需用专用时钟缓冲器并注意展频（SSC）选项。

三、采购要点

核对型号尾缀（频率/输出路数/展频差异）、批次一致性；时钟芯片替换后必须做链路误码验证。华芯购可协助按频率域核料。